Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA
Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given applica...
| Autor principal: | Ferlin, Edson Pedro |
|---|---|
| Formato: | Tese |
| Idioma: | Português |
| Publicado em: |
Universidade Tecnológica Federal do Paraná
2010
|
| Assuntos: | |
| Acesso em linha: |
http://repositorio.utfpr.edu.br/jspui/handle/1/128 |
| Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
| id |
riut-1-128 |
|---|---|
| recordtype |
dspace |
| spelling |
riut-1-1282020-06-03T18:02:42Z Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA Ferlin, Edson Pedro Lopes, Heitor Silvério Lima, Carlos Raimundo Erig Arquitetura de computador Engenharia de computador Computação Processamento paralelo (Computadores) Computer architecture Computer engineering Computer science Parallel processing (Electronic computer) Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given application software , taking advantage of possible independence between data and operations during processing time. Recently, reconfigurable computation has gained large attention thanks to its ability to combine hardware performance and software flexibility, allowed the developmentof very complex, compact and powerful systems for custom application. Tjis work proposes a new architecturefor parallel reconfigurable computation that associate the power of parallel processing and the flexibility of reconfigurable devices. This architecture allows quick customization of the system for many problems and, particularly, for numerical computation. For instance, this architecture can exploit the inherent parallelism of the numerical computation of differential equations, where several operations can be executed at the same time using a dataflow graph model of the problem. The proposedarchitecture is composed by a Control Unit , responsible for the control of all Processing Elements (PEs) and the data flow between them; and many application-customized PEs, responsible for the executionof operations. Diferrently from sequential computation, the parallel computation takes advantageof the available PEs and theirspecificity for the aplication. Therefore, the proposed architecture can offerhigh performance, scalability and customized solutions for engineering problems. Os problemas de engenharia cada vez mais exigem grandes necessidades computacionais, principalmente em termos de capacidade de processamento, sendo que o tempo de execução é um dos pontos-chave em toda esta discussção. Neste sentido o processamento paralelo surge como um elemento decisivo, pois possibilita uma redução do tempo de processamento em decorrência da execução paralela das operações. Outro fator importante é a questão da computação reconfigurável que possibilita combinar o desempenho do hardware com a flexibilidade do software, permitindo o desenvolvimento de sistemas extremamente complexos e compactos. Este trabalho tem por objetivo apresentar uma proposta de uma arquitetura paralela reconfigurável baseada em fluxo de dados (dataflow), que aproveita a potencialidade tanto do processamento paralelo quanto da computação reconfigurável, e que proporciona uma rápida adequação da máquina paralela ao problema a ser resolvido, garantindo um alto desempenho e uma grande flexibilidade de adaptar o sistema paralelo à aplicação desejada. Esta arquitetura visa explorar o paralelismo existente entre as operações envolvidas nos cálculos numéricos, baseando-se no grafo de fluxo de dados do problema a ser solucionado. A arquitetura é composta por uma unidade de controle, responsável por todo o controle dos Elementos Processadores (EPs) e o fluxo de dados entre eles, e de vários EPs que efetivamente realizam a execução da operação. Ao contrário da computação sequencial, a computação paralela aproveita a disponibilidade dos EPs presentes na arquitetura, garantindo um maior desempenho. Além disso, a arquitetura pode facilmente ser reorganizada, adaptando-se à aplicação, o que garante uma flexibilidade na classe de problemas computacionais que podem ser executados nesta arquitetura. 2010-10-14T23:32:00Z 2010-10-14T23:32:00Z 2008 14/10/2010 doctoralThesis FERLIN, Edson Pedro. Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA. 2008. 159 f. Tese (Doutorado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2008. http://repositorio.utfpr.edu.br/jspui/handle/1/128 por openAccess 1,79 MB application/pdf Universidade Tecnológica Federal do Paraná Curitiba Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial |
| institution |
Universidade Tecnológica Federal do Paraná |
| collection |
RIUT |
| language |
Português |
| topic |
Arquitetura de computador Engenharia de computador Computação Processamento paralelo (Computadores) Computer architecture Computer engineering Computer science Parallel processing (Electronic computer) |
| spellingShingle |
Arquitetura de computador Engenharia de computador Computação Processamento paralelo (Computadores) Computer architecture Computer engineering Computer science Parallel processing (Electronic computer) Ferlin, Edson Pedro Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA |
| description |
Many real-world engineering problems require high computational power, especially concerning to the processing speed. Modern parallel processing techniques play an important role in reducing the processing time as a consequence of the parallel execution of machinelevel operations for a given application software , taking advantage of possible independence between data and operations during processing time. Recently, reconfigurable computation has gained large attention thanks to its ability to combine hardware performance and software flexibility, allowed the developmentof very complex, compact and powerful systems for custom application. Tjis work proposes a new architecturefor parallel reconfigurable computation that associate the power of parallel processing and the flexibility of reconfigurable devices. This architecture allows quick customization of the system for many problems and, particularly, for numerical computation. For instance, this architecture can exploit the inherent parallelism of the numerical computation of differential equations, where several operations can be executed at the same time using a dataflow graph model of the problem. The proposedarchitecture is composed by a Control Unit , responsible for the control of all Processing Elements (PEs) and the data flow between them; and many application-customized PEs, responsible for the executionof operations. Diferrently from sequential computation, the parallel computation takes advantageof the available PEs and theirspecificity for the aplication. Therefore, the proposed architecture can offerhigh performance, scalability and customized solutions for engineering problems. |
| format |
Tese |
| author |
Ferlin, Edson Pedro |
| author_sort |
Ferlin, Edson Pedro |
| title |
Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA |
| title_short |
Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA |
| title_full |
Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA |
| title_fullStr |
Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA |
| title_full_unstemmed |
Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA |
| title_sort |
arquitetura paralela reconfigurável baseada em fluxo de dados implementada em fpga |
| publisher |
Universidade Tecnológica Federal do Paraná |
| publishDate |
2010 |
| citation |
FERLIN, Edson Pedro. Arquitetura paralela reconfigurável baseada em fluxo de dados implementada em FPGA. 2008. 159 f. Tese (Doutorado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2008. |
| url |
http://repositorio.utfpr.edu.br/jspui/handle/1/128 |
| _version_ |
1805303880215429120 |
| score |
10,814766 |