Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA
The objective of this work is the development of a specific hardware for the calculation of Fast Fourier Transform (FFT), based on the implementation of the Radix-2 algorithm in FPGA, using parallelism to increase the computational efficiency. This work introduce the main concepts about FFT, the Rad...
| Autor principal: | Barbosa, Callebe Soares |
|---|---|
| Formato: | Trabalho de Conclusão de Curso (Graduação) |
| Idioma: | Português |
| Publicado em: |
Universidade Tecnológica Federal do Paraná
2020
|
| Assuntos: | |
| Acesso em linha: |
http://repositorio.utfpr.edu.br/jspui/handle/1/14923 |
| Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
| id |
riut-1-14923 |
|---|---|
| recordtype |
dspace |
| spelling |
riut-1-149232020-11-18T17:34:22Z Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA Implementation of the Radix-2 algorithm for the calculation of FFT in FPGA Barbosa, Callebe Soares Bertotti, Fabio Luiz Bertotti, Fabio Luiz Guarneri, Giovanni Alfredo Costa, Jean Patric da Fourier, Transformadas de Algorítmos Arquitetura de rede de computador Processamento de imagens Fourier transformations Algorithms Computer network architectures Image processing CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA The objective of this work is the development of a specific hardware for the calculation of Fast Fourier Transform (FFT), based on the implementation of the Radix-2 algorithm in FPGA, using parallelism to increase the computational efficiency. This work introduce the main concepts about FFT, the Radix-2 algorithm, the CORDIC algorithm, and the project of parameters that maximize the performance of these algorithms. The device chosen for FFT implementation is the ZynqBerry - TE0726, which has an FPGA of the Zynq-700 family.0. Two FFT architectures are implemented in this work; the first FFT has 16 points, and is computed with only 12 cycles of textit clock, achieving a SQNR performance of 52dB. The second FFT has 1024 points, and is computed with 1728 clock cycles, achieving a SQNR performance of 41dB. At the end it is possible to understand how an FFT is designed and implemented in an advantageous environment such as the FPGA. O presente trabalho aborda o desenvolvimento de um hardware dedicado ao cálculo da Transformada Rápida de Fourier (FFT), a partir da implementação do algoritmo Radix-2 em uma FPGA, conferindo paralelismo a fim aumentar a eficiência no cômputo da FFT. Para isso, são introduzidos os conceitos principais sobre a FFT, o algoritmo Radix-2, o algoritmo CORDIC, e o projeto de parâmetros que maximizam o desempenho desses algoritmos. O dispositivo escolhido para implementação é o ZynqBerry - TE0726, o qual é equipado com a FPGA da família Zynq-700. Neste trabalho são implementadas duas arquiteturas de FFT. A primeira FFT possui 16 pontos, e é computada com apenas 12 ciclos de clock, atingindo um desempenho de SQNR de 52dB. A segunda FFT possui 1024 pontos, e é computada com 1728 ciclos clock, atingindo um desempenho SQNR de 41dB. Ao final deste trabalho é possível compreender como é projetado e implementado uma FFT de bom desempenho, em um ambiente vantajoso como a FPGA. 2020-11-18T17:34:21Z 2020-11-18T17:34:21Z 2018-11-22 bachelorThesis BARBOSA, Callebe Soares. Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA. 2018. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Elétrica) - Universidade Tecnológica Federal do Paraná, Pato Branco, 2018. http://repositorio.utfpr.edu.br/jspui/handle/1/14923 por openAccess application/pdf Universidade Tecnológica Federal do Paraná Pato Branco Brasil Departamento Acadêmico de Elétrica Engenharia Elétrica UTFPR |
| institution |
Universidade Tecnológica Federal do Paraná |
| collection |
RIUT |
| language |
Português |
| topic |
Fourier, Transformadas de Algorítmos Arquitetura de rede de computador Processamento de imagens Fourier transformations Algorithms Computer network architectures Image processing CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA |
| spellingShingle |
Fourier, Transformadas de Algorítmos Arquitetura de rede de computador Processamento de imagens Fourier transformations Algorithms Computer network architectures Image processing CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA Barbosa, Callebe Soares Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA |
| description |
The objective of this work is the development of a specific hardware for the calculation of Fast Fourier Transform (FFT), based on the implementation of the Radix-2 algorithm in FPGA, using parallelism to increase the computational efficiency. This work introduce the main concepts about FFT, the Radix-2 algorithm, the CORDIC algorithm, and the project of parameters that maximize the performance of these algorithms. The device chosen for FFT implementation is the ZynqBerry - TE0726, which has an FPGA of the Zynq-700 family.0. Two FFT architectures are implemented in this work; the first FFT has 16 points, and is computed with only 12 cycles of textit clock, achieving a SQNR performance of 52dB. The second FFT has 1024 points, and is computed with 1728 clock cycles, achieving a SQNR performance of 41dB. At the end it is possible to understand how an FFT is designed and implemented in an advantageous environment such as the FPGA. |
| format |
Trabalho de Conclusão de Curso (Graduação) |
| author |
Barbosa, Callebe Soares |
| author_sort |
Barbosa, Callebe Soares |
| title |
Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA |
| title_short |
Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA |
| title_full |
Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA |
| title_fullStr |
Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA |
| title_full_unstemmed |
Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA |
| title_sort |
implementação do algoritmo radix-2 para cálculo da fft em fpga |
| publisher |
Universidade Tecnológica Federal do Paraná |
| publishDate |
2020 |
| citation |
BARBOSA, Callebe Soares. Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA. 2018. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Elétrica) - Universidade Tecnológica Federal do Paraná, Pato Branco, 2018. |
| url |
http://repositorio.utfpr.edu.br/jspui/handle/1/14923 |
| _version_ |
1805302580526448640 |
| score |
10,814766 |