Imagem da capa

Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware

The purpose of this work is to undertake a theoretical analysis of the processes involved in soft-decision decoding of linear block codes using the information set approach aiming at an efficient hardware implementation in FPGAs (Field Programmable Gate Arrays). Accordingly, four contributions to t...

ver descrição completa

Autor principal: Gortan, Antonio
Formato: Dissertação
Idioma: Português
Publicado em: Universidade Tecnológica Federal do Paraná 2012
Assuntos:
Arranjos de lógica programável em campo
Programação - computadores
Quantização
Field programmable gate arrays
Acesso em linha: http://repositorio.utfpr.edu.br/jspui/handle/1/196
Tags: Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
id riut-1-196
recordtype dspace
spelling riut-1-1962015-07-16T14:23:36Z Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware Gortan, Antonio Godoy Júnior, Walter Arranjos de lógica programável em campo Programação - computadores Quantização Field programmable gate arrays The purpose of this work is to undertake a theoretical analysis of the processes involved in soft-decision decoding of linear block codes using the information set approach aiming at an efficient hardware implementation in FPGAs (Field Programmable Gate Arrays). Accordingly, four contributions to this goal are presented: a modified version of the Dorsch algorithm, a set of algorithms to determine the most reliable candidates and to gauge their quantity according desired coding gain, approaching its performance to the maximum likelihood decoder, a hardware implementable version of the BGW (from the authors initials: Barros, Godoy e Wille) stop rule and the attainment of design criteria for the number of quantization intervals to apply. Este trabalho tem como finalidade realizar uma análise teórica dos processos envolvidos na decodificação de códigos de bloco lineares por meio de conjuntos de informação visando otimizar esses procedimentos para viabilizar sua implementação em hardware de forma eficiente através do uso de FPGAs (do inglês Field Programmable Gate Array). Em especial, quatro contribuições são apresentadas com essa finalidade: uma versão modificada do algorítimo de Dorsch, um conjunto de algoritmos para determinar as candidatas mais prováveis e dimensionar sua quantidade de acordo com o ganho de codificação desejado aproximando seu desempenho ao do decodificador de máxima verossimilhança, uma versão implementável em hardware do critério de parada BGW (das iniciais dos autores: Barros, Godoy e Wille) e a obtenção de critérios para o dimensionamento da quantidade de intervalos de quantização a utilizar. 2012-03-15T18:55:16Z 2012-03-15T18:55:16Z 2011-12-09 masterThesis GORTAN, Antonio. Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware. 2011. 210 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2011. http://repositorio.utfpr.edu.br/jspui/handle/1/196 por application/pdf Universidade Tecnológica Federal do Paraná Curitiba Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
institution Universidade Tecnológica Federal do Paraná
collection RIUT
language Português
topic Arranjos de lógica programável em campo
Programação - computadores
Quantização
Field programmable gate arrays
spellingShingle Arranjos de lógica programável em campo
Programação - computadores
Quantização
Field programmable gate arrays
Gortan, Antonio
Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
description The purpose of this work is to undertake a theoretical analysis of the processes involved in soft-decision decoding of linear block codes using the information set approach aiming at an efficient hardware implementation in FPGAs (Field Programmable Gate Arrays). Accordingly, four contributions to this goal are presented: a modified version of the Dorsch algorithm, a set of algorithms to determine the most reliable candidates and to gauge their quantity according desired coding gain, approaching its performance to the maximum likelihood decoder, a hardware implementable version of the BGW (from the authors initials: Barros, Godoy e Wille) stop rule and the attainment of design criteria for the number of quantization intervals to apply.
format Dissertação
author Gortan, Antonio
author_sort Gortan, Antonio
title Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_short Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_full Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_fullStr Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_full_unstemmed Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_sort otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
publisher Universidade Tecnológica Federal do Paraná
publishDate 2012
citation GORTAN, Antonio. Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware. 2011. 210 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2011.
url http://repositorio.utfpr.edu.br/jspui/handle/1/196
_version_ 1703203389878304768
score 10,966579

Registros relacionados