Imagem da capa

Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA

With the increasing complexity of computational algorithms, conventional technologies began to show unsatisfactory results regarding processing time. New technologies for code acceleration have emerged to address the disadvantages of sequential-code computers, including the FPGAs. Through the re-rea...

ver descrição completa

Autor principal: Colet, João Mateus
Formato: Trabalho de Conclusão de Curso (Graduação)
Idioma: Português
Publicado em: Universidade Tecnológica Federal do Paraná 2022
Assuntos:
Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Algorítmos computacionais
Field programmable gate arrays
VHDL (Computer hardware description language)
Computer algorithms
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Acesso em linha: http://repositorio.utfpr.edu.br/jspui/handle/1/28154
Tags: Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
id riut-1-28154
recordtype dspace
spelling riut-1-281542022-04-30T06:07:26Z Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA Computational acceleration essays of some classical algorithms utilizing FPGA Colet, João Mateus Barros, André Macário Barbosa, Marco Antonio de Castro Sousa, Kleiton de Morais Barros, André Macário Arranjos de lógica programável em campo VHDL (Linguagem descritiva de hardware) Algorítmos computacionais Field programmable gate arrays VHDL (Computer hardware description language) Computer algorithms CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO With the increasing complexity of computational algorithms, conventional technologies began to show unsatisfactory results regarding processing time. New technologies for code acceleration have emerged to address the disadvantages of sequential-code computers, including the FPGAs. Through the re-reading of an old concept, called F+V architecture, proposed by Estrin (1960), consisting of a sequential processor and an FPGA, it were combined the advantages of both technologies by exploring parallelism in the proposed problems. This work verified through scientific essays the acceleration achieved through this proposal of the classical problems: the detector of prime numbers, the bubble sort sorting algorithm and the Z buffer image rendering algorithm. Acceleration results were achieved in the order of up to 200 thousand, 9 and 1.3 times respectively. Showing the advantages of use FPGA in F+V architecture. Com o aumento da complexidade dos algoritmos computacionais, as tecnologias convencionais passaram a apresentar resultados insatisfatórios em relação ao tempo de processamento. Novas tecnologias para aceleração de código surgiram para suprir as desvantagens dos computadores que executam código sequencial, entre elas as FPGAs. Pelo método proposto por Estrin (1960), denominado arquitetura F+V, composta por um processador sequencial e uma FPGA, buscou-se combinar as vantagens de ambas tecnologias ao explorar o paralelismo nos problemas propostos. Este trabalho verificou por meio de ensaios científicos a aceleração obtida por meio desta proposta dos seguintes problemas clássicos: a detecção de números primos, o algoritmo de ordenação bubble sort e o algoritmo de renderização de imagens Zbuffer. Foram obtidos resultados de aceleramento na ordem de até 200 mil, 9 e 1.3 vezes respectivamente. Mostrando assim os benefícios em utilizar as FPGAs em uma arquitetura F+V. 2022-04-29T11:48:04Z 2022-04-29T11:48:04Z 2021-08-17 bachelorThesis COLET, João Mateus. Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA. 2021. Trabalho de Conclusão de Curso (Engenharia de Computação) - Universidade Tecnológica Federal do Paraná (UTFPR), Pato Branco, 2021. http://repositorio.utfpr.edu.br/jspui/handle/1/28154 por openAccess application/pdf Universidade Tecnológica Federal do Paraná Pato Branco Brasil Departamento Acadêmico de Informática Engenharia de Computação UTFPR
institution Universidade Tecnológica Federal do Paraná
collection RIUT
language Português
topic Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Algorítmos computacionais
Field programmable gate arrays
VHDL (Computer hardware description language)
Computer algorithms
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
spellingShingle Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Algorítmos computacionais
Field programmable gate arrays
VHDL (Computer hardware description language)
Computer algorithms
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Colet, João Mateus
Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
description With the increasing complexity of computational algorithms, conventional technologies began to show unsatisfactory results regarding processing time. New technologies for code acceleration have emerged to address the disadvantages of sequential-code computers, including the FPGAs. Through the re-reading of an old concept, called F+V architecture, proposed by Estrin (1960), consisting of a sequential processor and an FPGA, it were combined the advantages of both technologies by exploring parallelism in the proposed problems. This work verified through scientific essays the acceleration achieved through this proposal of the classical problems: the detector of prime numbers, the bubble sort sorting algorithm and the Z buffer image rendering algorithm. Acceleration results were achieved in the order of up to 200 thousand, 9 and 1.3 times respectively. Showing the advantages of use FPGA in F+V architecture.
format Trabalho de Conclusão de Curso (Graduação)
author Colet, João Mateus
author_sort Colet, João Mateus
title Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_short Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_full Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_fullStr Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_full_unstemmed Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_sort ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se fpga
publisher Universidade Tecnológica Federal do Paraná
publishDate 2022
citation COLET, João Mateus. Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA. 2021. Trabalho de Conclusão de Curso (Engenharia de Computação) - Universidade Tecnológica Federal do Paraná (UTFPR), Pato Branco, 2021.
url http://repositorio.utfpr.edu.br/jspui/handle/1/28154
_version_ 1805309269166260224
score 10,814766

Registros relacionados