Registro fonte: Sensibilidade a erros em aplicações na arquitetura RISC-V

Sensibilidade a erros em aplicações na arquitetura RISC-V

Arquiteturas que implementam o conjunto de instruções RISC-V são adequadas para o contexto de sistemas embarcados. A demanda por menor consumo energético e maior desempenho nesse contexto é crescente, e a aproximação de elementos de memória tem potencial para alcançar ambos os benefícios. Contudo, a...

ver descrição completa

Principais autores:	Fabrício Filho, João, Felzmann, Isaías Bittencourt, Wanner, Lucas Francisco
Formato:	Trabalho Apresentado em Evento
Idioma:	Português
Publicado em:	Campo Mourao 2022
Assuntos:	Sistemas embarcados (Computadores) Energia - Consumo Gerenciamento de memória (Computação) Embedded computer systems Energy consumption Memory Management (Computer science) CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Acesso em linha:	http://repositorio.utfpr.edu.br/jspui/handle/1/29763 https://doi.org/10.5753/eradsp.2020.16886
Tags:	Adicionar Tag Sem tags, seja o primeiro a adicionar uma tag!

id	riut-1-29763
recordtype	dspace
spelling	riut-1-297632022-09-29T06:06:20Z Sensibilidade a erros em aplicações na arquitetura RISC-V Fabrício Filho, João Felzmann, Isaías Bittencourt Wanner, Lucas Francisco Sistemas embarcados (Computadores) Energia - Consumo Gerenciamento de memória (Computação) Embedded computer systems Energy consumption Memory Management (Computer science) CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO Arquiteturas que implementam o conjunto de instruções RISC-V são adequadas para o contexto de sistemas embarcados. A demanda por menor consumo energético e maior desempenho nesse contexto é crescente, e a aproximação de elementos de memória tem potencial para alcançar ambos os benefícios. Contudo, a sensibilidade a erros de cada aplicação pode impedir a obtenção de maiores benefícios, por meio de quebras de execução ou menor qualidade dos resultados. Neste trabalho, propomos a avaliação da sensibilidade de aplicações a falhas em dados armazenados em memória na arquitetura RISC-V. Expondo toda a memória de dados a um modelo de erro em um simulador, é possível verificar a correlação entre o aumento das quebras de execução e a diminuição da qualidade dos resultados. Para um requisito de qualidade de 90%, as 3 aplicações avaliadas toleraram diferentes níveis de aproximação em escala logarítmica, chegando na ordem da taxa de erro de 10−7. 2022-09-28T12:38:03Z 5000 2022-09-28T12:38:03Z 2020-08-19 conferenceObject FABRÍCIO FILHO, João; FELZMANN, Isaías Bittencourt; WANNER, Lucas Francisco. Sensibilidade a erros em aplicações na arquitetura RISC-V. In: ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO, 11., 2020, Evento Online. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2020, p. 58-61. Disponível em: https://sol.sbc.org.br/index.php/eradsp/article/view/16886. Acesso em: 24 nov. 2021. http://repositorio.utfpr.edu.br/jspui/handle/1/29763 https://doi.org/10.5753/eradsp.2020.16886 por ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO https://sol.sbc.org.br/index.php/eradsp/article/view/16886 embargoedAccess http://cradsp.sbc.org.br/eradsp/2020/submissao.html application/pdf Campo Mourao Brasil
institution	Universidade Tecnológica Federal do Paraná
collection	RIUT
language	Português
topic	Sistemas embarcados (Computadores) Energia - Consumo Gerenciamento de memória (Computação) Embedded computer systems Energy consumption Memory Management (Computer science) CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
spellingShingle	Sistemas embarcados (Computadores) Energia - Consumo Gerenciamento de memória (Computação) Embedded computer systems Energy consumption Memory Management (Computer science) CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO Fabrício Filho, João Felzmann, Isaías Bittencourt Wanner, Lucas Francisco Sensibilidade a erros em aplicações na arquitetura RISC-V
description	Arquiteturas que implementam o conjunto de instruções RISC-V são adequadas para o contexto de sistemas embarcados. A demanda por menor consumo energético e maior desempenho nesse contexto é crescente, e a aproximação de elementos de memória tem potencial para alcançar ambos os benefícios. Contudo, a sensibilidade a erros de cada aplicação pode impedir a obtenção de maiores benefícios, por meio de quebras de execução ou menor qualidade dos resultados. Neste trabalho, propomos a avaliação da sensibilidade de aplicações a falhas em dados armazenados em memória na arquitetura RISC-V. Expondo toda a memória de dados a um modelo de erro em um simulador, é possível verificar a correlação entre o aumento das quebras de execução e a diminuição da qualidade dos resultados. Para um requisito de qualidade de 90%, as 3 aplicações avaliadas toleraram diferentes níveis de aproximação em escala logarítmica, chegando na ordem da taxa de erro de 10−7.
format	Trabalho Apresentado em Evento
author	Fabrício Filho, João Felzmann, Isaías Bittencourt Wanner, Lucas Francisco
author_sort	Fabrício Filho, João
title	Sensibilidade a erros em aplicações na arquitetura RISC-V
title_short	Sensibilidade a erros em aplicações na arquitetura RISC-V
title_full	Sensibilidade a erros em aplicações na arquitetura RISC-V
title_fullStr	Sensibilidade a erros em aplicações na arquitetura RISC-V
title_full_unstemmed	Sensibilidade a erros em aplicações na arquitetura RISC-V
title_sort	sensibilidade a erros em aplicações na arquitetura risc-v
publisher	Campo Mourao
publishDate	2022
citation	FABRÍCIO FILHO, João; FELZMANN, Isaías Bittencourt; WANNER, Lucas Francisco. Sensibilidade a erros em aplicações na arquitetura RISC-V. In: ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO, 11., 2020, Evento Online. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2020, p. 58-61. Disponível em: https://sol.sbc.org.br/index.php/eradsp/article/view/16886. Acesso em: 24 nov. 2021.
url	http://repositorio.utfpr.edu.br/jspui/handle/1/29763 https://doi.org/10.5753/eradsp.2020.16886
_version_	1805303687585726464
score	10,814766

Sensibilidade a erros em aplicações na arquitetura RISC-V

Registros relacionados